verilog程式碼
課程部分verilog程式碼、完整的verilog程式碼
單核心 32-bit MIPS CPU 行為模式 Verilog 設計 (模擬用)
MIPS指令格式, 備份1
ARM＆MIPS 之比較 (台大資工)
posted by 慶順 @ 1:14 PM
0 comments
Friday, October 16, 2015
單核心 32-bit MIPS CPU 行為模式 Verilog 設計 (模擬用)
MIPS指令格式, 備份1
ARM＆MIPS 之比較 (台大資工)
Previous Posts
- 第一單元: 數位設計 SynaptiCAD使用說明 SynaptiCAD 下載
- 請104-上學期(104年9月)修課同學在這個訊息下, 留下自己的部落格網址....
- 期末報告, 應用電路實作展示
- 清大電機--有關 Verilog 的課程輔助敎材
- 請同學於4月1日前, 決定本學期應用電路實作題目....
- 部落格-貼圖-中文的檔案名稱會造成無法正常顯示....
- 教材: Computer Organization & Design, The Hardware ...
- SynaptiCAD 使用簡介
- 課程中同學可能會用到的工具軟體下載.....SynaptiCAD 試用版 下載
- 建議每周上機實作內容 >>> 有比較完整, 正確, 創新 的研究成果的同學, 可獲得較高的學期成績....
0 Comments:
Post a Comment
<< Home